HDLによるLSI開発技術受付終了
1.設計・開発
| コース番号 | 6E007 |
|---|---|
| コース名 | HDLによるLSI開発技術 New! |
| 訓練日程 | 2024/8/1(木)，2(金) |
| 実施時間帯・総訓練時間 | 9:00～16:00(12時間) |
| 目標 | ディジタル回路設計の生産性の向上をめざして、効率化、適正化、最適化（改善）に向けたＰＬＤの設計実習を通して、ＨＤＬ記述（VHDL）によるハードウェアの設計手法を習得する。 |
| 訓練内容 | 1.コース概要及び留意事項 2.ＰＬＤ開発の概要 3.ＨＤＬ概要 4.テストベンチ作成とシミュレーション 5.階層構造 |
| 対象者 | プログラミング言語による効率的なディジタル設計を習得・活用したい方 |
| 使用機器 | パソコン、評価ボード（XILINX CPLD） |
| 持参品 | 筆記用具 |
| 定員 | 10名 |
| 受講料 | 10,000 円 |
| 備考 | |
| 実施場所 | ポリテクカレッジ川内 |
お申し込み先・お問い合わせ先
〒895-0211
鹿児島県薩摩川内市高城2526
川内職業能力開発短期大学校
（ポリテクカレッジ川内）学務援助課
TEL 0996-22-1558
FAX 0996-22-6612