ポリテクセンター茨城|独立行政法人 高齢・障害・求職者雇用支援機構茨城支部・茨城職業能力開発促進センター

在職者の皆様へ

電子回路

アナログ回路の設計・評価技術(トランジスタ編)

アナログ回路の設計・評価技術(オペアンプ編)

ディジタル回路設計技術

newVHDLによるFPGA開発技術

new追加VHDLによるFPGA開発技術

newVerilog-HDLによるFPGA開発技術

new追加Verilog-HDLによるFPGA開発技術

newプリント基板設計技術【日程変更】

 

 

E001 アナログ回路の設計・評価技術(トランジスタ編)
日程 H29. 7/13(木),14(金) 定員 10人
実施時間帯
(総訓練時間)
9:15~16:00(12H) 受講料 9,500円
コースの
ねらい
トランジスタを用いたアナログ回路の設計・開発の効率化・最適化(改善)をめざして、実用的なアナログ回路の設計技術とその評価技術を習得します。
内容 1.トランジスタの知識
2.増幅回路の知識
3.増幅回路の設計方法
4.総合実習
5.まとめ
対象者 電子機器の回路設計・開発に従事する方等
講師 ポリテクセンター茨城
実施場所 常総市(ポリテクセンター茨城)MAP
使用機器等 パソコン、回路シミュレータ、直流電源、オシロスコープ、ファンクションジェネレータ、電卓他
持参品 筆記用具、電卓

 

E002 アナログ回路の設計・評価技術(オペアンプ編)
日程 H29. 8/24(木),25(金) 定員 10人
実施時間帯
(総訓練時間)
9:15~16:00(12H) 受講料 9,500円
コースの
ねらい
オペアンプを用いたアナログ回路の設計・開発の効率化・最適化(改善)をめざして、実用的なアナログ回路の設計技術とその評価技術を習得します。
内容 1.オペアンプの知識
2.増幅回路の知識
3.増幅回路の設計方法
4.総合実習
5.まとめ
対象者 電子機器の回路設計・開発に従事する方等
講師 ポリテクセンター茨城
実施場所 常総市(ポリテクセンター茨城)MAP
使用機器等 パソコン、回路シミュレータ、直流電源、オシロスコープ、ファンクションジェネレータ、電卓他
持参品 筆記用具、電卓

 

E003 ディジタル回路設計技術
日程 H29. 4/19(水),20(木),21(金) 定員 10人
実施時間帯
(総訓練時間)
9:15~16:00(18H) 受講料 12,500円
コースの
ねらい
電子機器等における回路設計技術の高度化をめざして、ディジタルICの知識と論理回路を理解し、実用的な回路設計技術を習得します。
内容 1.ディジタルICの概要
2.組み合わせ回路の設計
3.フリップフロップとその応用
4.順序回路の設計
5.総合実習
6.まとめ
対象者 電子機器等の設計・開発に従事する方等
講師 ポリテクセンター茨城
実施場所 常総市(ポリテクセンター茨城)MAP
使用機器等 オシロスコープ、ファンクションジェネレータ、直流電流、IC及び電子部品、ブレッドボード他
持参品 筆記用具

 

newE004 VHDLによるFPGA開発技術
日程 H29. 5/11(木),12(金) 定員 10人
実施時間帯
(総訓練時間)
9:15~16:00(12H) 受講料 9,500円
コースの
ねらい
電子機器等の高付加価値化をめざして、言語によるFPGA回路の設計例を通して、VHDL記述によるハードウェア設計手法を習得します。
内容 1.FPGA開発の概要
2.VHDLの概要
3.テストベンチ作成とシミュレーション
4.機能記述と構文
5.総合実習
6.まとめ
対象者 電子機器等の設計・開発に従事する方等
講師 ポリテクセンター茨城
実施場所 常総市(ポリテクセンター茨城)MAP
使用機器等 パソコン、統合開発ソフト(アルテラ)、評価ボード他
持参品 筆記用具

 

newE005 Verilog-HDLによるFPGA開発技術
日程 H29. 5/25(木),26(金) 定員 10人
実施時間帯
(総訓練時間)
9:15~16:00(12H) 受講料 9,500円
コースの
ねらい
電子機器等の高付加価値化をめざして、言語によるFPGA回路の設計例を通して、Verilog-HDL記述によるハードウェア設計手法を習得します。
内容 1.FPGA開発の概要
2.Verilog-HDLの概要
3.テストベンチ作成とシミュレーション
4.機能記述と構文
5.総合実習
6.まとめ
対象者 電子機器等の設計・開発に従事する方等
講師 ポリテクセンター茨城
実施場所 常総市(ポリテクセンター茨城)MAP
使用機器等 パソコン、統合開発ソフト(アルテラ)、評価ボード他
持参品 筆記用具

 

newE006 プリント基板設計技術
日程 H29. 12/20(水),21(木)
H29. 12/25(月),26(火)
【日程変更】
定員 10人
実施時間帯
(総訓練時間)
9:15~16:00(12H) 受講料 8,500円
コースの
ねらい
プリント基板の設計方法を習得します。これからプリント基板設計を行う方に適したコースです。
内容 1.概要
2.ライブラリの作成
3.回路図
4.配線パターン図
5.まとめ
対象者 電子機器などの設計・開発に従事し、電子回路の基礎知識を有する者
講師 ポリテクセンター茨城
実施場所 常総市(ポリテクセンター茨城)MAP
使用機器等 電子回路CAD(Eagle)、パソコン
持参品 筆記用具

 

new追加E088 VHDLによるFPGA開発技術
日程 H29. 11/1(水),2(木) 定員 10人
実施時間帯
(総訓練時間)
9:15~16:00(12H) 受講料 9,500円
コースの
ねらい
電子機器等の高付加価値化をめざして、言語によるFPGA回路の設計例を通して、VHDL記述によるハードウェア設計手法を習得します。
内容 1.FPGA開発の概要
2.VHDLの概要
3.テストベンチ作成とシミュレーション
4.機能記述と構文
5.総合実習
6.まとめ
対象者 電子機器等の設計・開発に従事する方等
講師 ポリテクセンター茨城
実施場所 常総市(ポリテクセンター茨城)MAP
使用機器等 パソコン、統合開発ソフト(アルテラ)、評価ボード他
持参品 筆記用具

 

new追加E089 Verilog-HDLによるFPGA開発技術
日程 H30. 1/18(木),19(金) 定員 10人
実施時間帯
(総訓練時間)
9:15~16:00(12H) 受講料 9,500円
コースの
ねらい
電子機器等の高付加価値化をめざして、言語によるFPGA回路の設計例を通して、Verilog-HDL記述によるハードウェア設計手法を習得します。
内容 1.FPGA開発の概要
2.Verilog-HDLの概要
3.テストベンチ作成とシミュレーション
4.機能記述と構文
5.総合実習
6.まとめ
対象者 電子機器等の設計・開発に従事する方等
講師 ポリテクセンター茨城
実施場所 常総市(ポリテクセンター茨城)MAP
使用機器等 パソコン、統合開発ソフト(アルテラ)、評価ボード他
持参品 筆記用具

 

 

 

 

お問い合わせ先

訓練課事業主係
電話番号:0297-22-8819(直通)
FAX番号:0297-22-8822(申込書送信先)