【C16】HDLによる回路設計技術
| コース番号 | C16 |
| コース名 | ＨＤＬによる回路設計技術 |
| 受講料 | 9,500円（税込） |
| 定員 | 10名 |
| 開催日 | 2023年 3月8日(水)、9日(木) |
| 訓練時間 | 9：30～16：20 2日間（12時間） |
| 会場 | 千葉キャンパス |
| 訓練内容 | HDL言語であるVerilog HDL言語を使用したデジタル回路設計の勘所を具体的な回路設計演習を通して習得します。 【主な内容】 〇HDL設計の特徴 〇HDLでの設計フロー 〇組合せ回路設計手法 〇順序回路設計手法 〇設計演習課題 |
| 使用機器・機材等 | FPGAボード、パソコン |
| 持参品 | 筆記用具 |
| その他 |