【C14】HDLによるLSI開発技術(Verilog-HDLを用いたディジタル回路設計技術)
| ｺｰｽ番号 | C14 |
| ｺｰｽ名 | HDLによるLSI開発技術(Verilog-HDLを用いたディジタル回路設計技術) |
| 受講料 | 10,000円(税込) |
| 定員 | 10名 |
| 開催日 | 7月30日(水)、31日(木) |
| 訓練時間 | 9：30～16：20 2日間(12時間) |
| 会場 | 千葉キャンパス |
| 訓練内容 | プログラマブルなハードウエアとしてFPGAデバイスを使用し、HDLによる効率的なディジタル回路システムの設計手法について学びます。 HDLとして「Verilog HDL」を使用し、文法および基本構文、シミュレーションのためのテストベンチ記述手法を実際に設計をしながら習得します。最後に小規模なディジタル回路システムをFPGAに実装します。 【主な内容】 〇HDLの概要とその特徴 〇Verilog-HDLの文法、基本構文 〇テストベンチ記述とシミュレーション 〇組合せ回路および順序回路設計 〇設計演習課題（RCサーボ制御回路システム）  |
| 使用機器 ･機材等 |
FPGAボード（AMD社製Aｒｔｉx-7)、ＦＰＧＡ開発ツール(Vivado） |
| 持参品 | 筆記用具 |
| その他 |