ＦＰＧＡを利用した回路設計実習を通して、ハードウェア記述言語の一種であるVerilog-HDLによる回路記述及びシミュレーション記述、論理合成やシミュレーション等の設計手順を理解し、実践的課題（24時間時計の設計）を通して効率的なディジタル回路の設計手法について習得します。
１．ＦＰＧＡ開発の概要
２．Verilog-HDL概要
３．テストベンチ作成とシミュレーション
４．機能記述と構文
５．サブルーチンと階層構造
６．総合実習
コース番号 B2111 ＨＤＬによるＬＳＩ開発技術《使用言語：Ｖｅｒｉｌｏｇ－ＨＤＬ 使用ＬＳＩ：インテル》 実施済
訓練日程
12/17,18,19
実施時間帯
9：15～16：00
総訓練時間
18時間
受講料
18,500円
定員
10名
対象者
訓練内容
使用機器・教材
評価ボード、FPGA開発ツール（インテル）、Ｖerilog-HDLシミュレータ（Model Sim)
持参品・服装
筆記用具
実施場所
ポリテクセンター関西
備考
インテル（アルテラ）チップを使ったVerilog-HDLの記述方法がやさしく学べます！