本文です
トップへ戻る
グローバルメニューへ

在職者の方へ

コース番号 E125A HDLによる実用回路設計手法 中止

訓練日程
10/11,12,13
実施時間帯
9:15〜16:00
総訓練時間
18時間
受講料
21000円
定員
10名
対象者
対象者:
「ディジタル回路設計技術」を受講された方、またはディジタル回路設計の知識を有する方。
訓練内容

実践的なFPGAの設計を学びたい方へ

FPGA評価ボードを用いた実習を通して、FPGAの開発に必要な様々なエッセンスを含む演習を通して、より実践的な設計手法を習得することができます。段階的ステップアップセミナーの5段目のコースとなります。

1. 24時間時計仕様検討
2. 24時間時計詳細設計
3. 仕様、設計レビュー
4. 設計のポイント

使用機器・教材
実習装置(FPGAボード)、パソコン(Windows 10)、開発ツール
持参品・服装
筆記用具
実施場所
第一実習棟202
備考
※外部講師予定
ページの先頭へ
グローバルメニューへ戻る
本文へ戻る