本文です
トップへ戻る
グローバルメニューへ

在職者の方へ

コース番号 E1220 HDLによるLSI開発技術<応用編> 中止

訓練日程
5/31,6/1
実施時間帯
9:15〜16:00
総訓練時間
12時間
受講料
9000円
定員
10名
対象者
対象者:
「ディジタル回路設計技術」を受講された方、またはディジタル回路設計の知識を有する方。本コースの受講後、E1230の受講をお勧めします。
訓練内容

FPGAによる実用的な回路設計を学びたい方へ

実用的な回路設計に必要な階層設計やカウンタ回路設計などについて、シミュレーションおよび評価ボードを用いた実習を通して、実用的な回路設計を習得します。
段階的ステップセミナーの2段目のコースとなります。

1. 階層設計の概要
2. カウンタ回路の作成と応用
3. パルスジェネレータ回路
4. 総合実習

使用機器・教材
実習装置(FPGAボード)、パソコン(Windows 10)、開発ツール
持参品・服装
筆記用具
実施場所
第一実習棟202
備考
ページの先頭へ
グローバルメニューへ戻る
本文へ戻る