本文です
トップへ戻る
グローバルメニューへ

在職者の方へ

コース番号 EA301 HDLによる回路設計技術(VHDL編) お問い合わせ下さい

訓練日程
11/26(火),27(水),28(木)
実施時間帯
9:30~16:30
総訓練時間
18時間
受講料
11,500円
定員
10名
対象者
これからVHDLによるハードウェア設計技術を学ばれる方
訓練内容

1.コース概要及び留意事項
2.HDLと階層設計の概要
(1)HDL概要 (2) 階層設計概要 (3) ステートマシン概要
(4) テストベンチ概要
3.シミュレーションから実機実装まで
(1)モジュール設計
イ.モジュール宣言 ロ.内部信号の定義
(2) テストベンチの作成とシミュレーションの実行
イ.被テストモジュールへの信号供給 ロ.モジュール内信号の観測
(3) 論理合成、配置配線、実機実装
4.階層設計
(1)カウンタの製作
イ.階層設計記述方法 
ロ.加算回路、7セグメントデコーダ等の各モジュール設計 
ハ.カウンタの動作確認・検証
(2) SWによるモード切替回路の製作
イ.ステートマシンの記述 ロ.モード切替確認・検証
5.表示器制御回路製作実習
(1)表示器を制御する回路の製作
イ.仕様の確認 ロ.設計のポイント ハ.回路検証手法と問題解決のためのポイント 
ニ.動作確認及び設計した回路の問題解決
6.まとめ

【概要や目標など】ディジタル回路設計におけるハードウェア記述言語(VHDL)を用いた設計手法を学びます。VHDLの基礎文法を学び、学習ボードで動作確認して理解を深めます。

【受講者の声】
* 現在主流のHDL言語を用いた、ディジタル回路の設計の流れがわかるようになります。
* テストベンチを用いた、回路シミュレーションができるようになります。
* マイコンより高速に信号処理が可能な、専用デジタル回路設計の足掛かりになります。
* 1人1台のFPGA教材によりHDL記述からすぐに動作確認ができ、イメージがつかみやすいです。

使用機器・教材
パーソナルコンピュータ、FPGA学習ボード、Vivado
持参品・服装
筆記用具
実施場所
ポリテクセンター群馬(教室は当日ロビーにて掲示)
備考
【前提スキル】EA09「ディジタル回路設計技術」を受講された方、または同等の知識をお持ちの方
ページの先頭へ
グローバルメニューへ戻る
本文へ戻る