コース番号 212-1 ＨＤＬによるＬＳＩ開発技術（ＶＨＤＬ編）受付終了

訓練日程

10/12(火),13(水),14(木)

実施時間帯

9：30〜16：30

総訓練時間

18時間

受講料

12,000円

定員

10名

対象者

電子機器等の製造に従事する技能・技術者等であって、指導的・中核的な役割を担う方又はその候補者の方

≪訓練内容の概要≫
ディジタル回路設計の生産性の向上をめざして、効率化、適正化、最適化（改善）に向けたＦＰＧＡ回路の設計実習を通して、ＨＤＬ記述によるハードウェアの設計手法を習得します。

訓練内容

１．ＦＰＧＡ開発の概要
（１）ＦＰＧＡの概要
（２）開発ツールの概要

２．ＨＤＬ概要
（１）ＨＤＬ概要
（２）ＨＤＬ設計方法
（３）ＨＤＬ記述の概要
（４）簡単な記述例

３．テストベンチ作成とシミュレーション
（１）データタイプと各種演算子
（２）テストベンチ作成方法
（３）シミュレーション

４．サブルーチンと階層構造
（１）サブルーチン作成方法と論理合成
（２）階層構造の仕組み
（３）４ビットカウンタの設計実習

５．総合実習
（１）１０進アップダウンカウンタ
（２）その他

使用機器・教材

ＦＰＧＡ評価ボード、ＦＰＧＡ開発ツール、ＨＤＬシミュレータ、論理合成ツール、パソコン、その他

持参品・服装

筆記用具

実施場所

1号棟-305教室

備考

〜プログラミングによる効率的なディジタル回路設計の手法を習得します〜
ディジタル回路の基礎知識がある方向けのコースです

※ディジタル回路設計未経験の方は、コースNo. 211「ディジタル回路設計技術」の受講をおすすめします。

在職者の方へ