ＶＨＤＬによるＬＳＩ（ＦＰＧＡ）開発技術

コース番号	A2051
コース名	ＶＨＤＬによるＬＳＩ（ＦＰＧＡ）開発技術
訓練日程	平成28年7月5日（火）～平成28年7月7日（木）
実施時間帯、総訓練時間	9:15～16:00（昼休み12:15～13:00）（18時間）
訓練内容	図記号を使って記述した回路設計に代わり、ハードウェア記述言語によるディジタル回路の設計手順を習得することを目標とします。VHDL言語の文法解説と組合せ論理回路、フリップフロップ回路、カウンタ回路などのハードウェアのプログラミングを実習にて行う内容となっています。
使用機器、教材	ＦＰＧＡ評価ボード、パソコン、各種工具、その他
持参品、服装	筆記用具
定　員	10名
受講料	12,000円
備　考
実施場所	長岡京市（ポリテクセンター京都　（京都職業能力開発促進センター））

お問い合わせ先

ポリテクセンター京都（京都職業能力開発促進センター）

訓練課　人材育成支援係
TEL：075-951-7398
FAX：075-951-7393
E-Mail： kyoto-poly03@jeed.or.jp