ディジタル回路設計の生産性の向上をめざして、効率化、適正化、最適化(改善)に向けたPLDの設計実習を通して、HDL記述によるハードウェアの設計手法を習得します。
1.コース概要及び留意事項
(1)コースの目的
(2)専門的能力の現状確認
(3)安全上の留意事項
2.PLD開発の概要
(1)PLDの概要
(2)開発ツールの概要
(3)回路図入力によるFPGA開発の手法と実践
3.HDL概要
(1)HDL概要
(2)HDL設計方法
(3)HDL記述の概要
(4)簡単な記述例
4.テストベンチ作成とシミュレーション
(1)データタイプと各種演算子
(2)テストベンチ作成方法
(3)テストベンチ作成方法とシミュレーション
5.サブルーチンと階層構造
(1)サブルーチン作成方法と論理合成
(2)階層構造の仕組み
(3)4ビットカウンタの設計実習
6.総合実習
(1)10進アップダウンカウンタ
(2)スロットマシン
7.まとめ
(1)実習の全体的な講評及び確認・評価
コース番号 3D371 HDLによるLSI開発技術(VHDL) 受付終了
訓練日程
令和4年2月3日(木曜日),4日(金曜日)
実施時間帯
9:30〜16:30
総訓練時間
12時間
受講料
9,000円
定員
10名
対象者
電子機器等の製造に従事する技能・技術者等であって、指導的・中核的な役割を担う者又はその候補者
訓練内容
使用機器・教材
PLD評価ボード(Xilinx Artix-7)、開発ツール(Vivado)、HDLシミュレータ、論理合成ツール
持参品・服装
筆記用具
実施場所
ポリテクセンター静岡
備考
新規追加コースです