HDLによる回路設計技術

訓練分類別セミナー検索

各セミナーのコースについて、訓練分類別に検索できます。

電子・情報通信系コース

HDLによる回路設計技術
~プログラミングのようにディジタル回路の開発を~

HDLによる回路設計技術のコース番号、訓練日程、訓練時間、開催場所、申込状況
コース番号 訓練日程 訓練時間(H) 開催場所 申込状況
EA341 【2日間】
9:30~16:15
12 近畿職業能力開発大学校  
HDLによる回路設計技術のコース概要、主な訓練内容、受講対象者等の情報
コース概要 ディジタル回路の設計は、論理設計、回路設計、試験回路の組み立て、バグ取り、といった面倒で時間のかかるものでした。論理プログラマブルデバイスであるPLDやFPGAとハードウェア記述言語の出現により、開発フローは劇的に改善されました。このセミナーではFPGAとVerilogを用いたディジタル回路の設計・開発技法を習得します。
主な訓練内容
  1. ハードウェア記述言語(HDL)概要
  2. モジュール設計
  3. テストベンチの作成とシミュレーションの実行
  4. カウンタの製作と動作実験(デバッグ)
受講対象者 基礎的なC言語によるプログラミングの知識を持ち、HDLを用いたディジタル回路の設計開発技術を習得したい方
使用機器 パソコン、開発ツール、FPGA開発ボード
持参品 筆記用具
定員 10名
受講料 12,000円
備考