本文へ
グローバルメニューへ
本文です
トップへ戻る
グローバルメニューへ

在職者の方へ

コース番号 P2041 HDLによる回路設計技術

訓練日程
8/18,19
実施時間帯
9:15〜16:00
総訓練時間
12時間
受講料
10000円
定員
10名
対象者
電子回路又は制御機器の設計・開発に従事する技能・技術者等であって、指導的・中核的な役割を担う者又はその候補者
:「ディジタル回路設計技術」を受講していることが望ましい
訓練内容

ハードウェア記述言語(HDL)によるディジタル回路の設計手順を習得することを目標とします。VHDL 言語の文法解説と組合せ論理回路、フリップフロップ回路、カウンタ回路などのハードウェアのプログラミングをFPGA ボードを用いて習得する内容となっています。

1.HDL について    
2.FPGA について
3.組合せ回路の記述法  
4.順序回路の記述法
5.カウンタ回路の記述法 
6.テストベンチについて

使用機器・教材
直流安定化電源、ブレッドボード、ファンクションジェネレータ、オシロスコープ、その他
持参品・服装
筆記用具
実施場所
ポリテクセンター京都
備考
ページの先頭へ
グローバルメニューへ戻る
本文へ戻る