Verilog-ＨＤＬ言語による文法解説、プログラミング実習を通して、ディジタル回路の設計手法を習得することを目標とします。
１．VerilogＨＤＬ概要
２．テストベンチ作成とシミュレーション
３．機能記述と構文
４．組み合わせ回路
５．順序回路（カウンタ、シフトレジスタ）
コース番号 E1060 ＨＤＬによるＬＳＩ開発技術 中止
訓練日程
9/7,8,9
実施時間帯
9：15〜16：00
総訓練時間
18時間
受講料
13,000円
定員
10名
対象者
電子機器等の製造に従事する技能・技術者等であって、指導的・中核的な役割を担う者又はその候補者
訓練内容
使用機器・教材
実習装置（ＦＰＧＡボード）、パソコン（Windows１０）、開発ツール（Quartus prime）
持参品・服装
筆記用具
実施場所
第一実習棟２０２
備考