受講料

8,500円

日程

2023/1/21(土)､28(土)

定員

10名

時間

9:00〜16:00(計12時間)

パソコン、DE10-Lite、Quartus Prime(Intel)

ディジタル回路設計の生産性の向上をめざして、効率化、適正化、最適化（改善）に向けたHDL による回路設計実習を通して、HDL における階層設計法を理解し、PLD 応用回路の最適化に必要なハードウェア設計・開発技法を習得します。