| 【コース名】 | 【定員】 | 【受講料】 | コース番号 | 日程 |
|---|---|---|---|---|
| Verilog-HDLによるLSI（FPGA）開発技術
（Spartan-6編）
| 10人 | 14,000円 （税込） | E2141 | 11/11,12,13 |
| コース内容 | 持参品 | |||
|
【訓練内容】 Verilog-HDLによるFPGA回路設計の手法、Verilog-HDLの文法、およびシミュレーション技法を習得します。また、評価ボードによる動作検証も実施します （設計フロー、RＴＬ記述、論理合成、テストフィクスチャによるシミュレーション、動作検証、デバック）。 １．Verilog-HDL （１）Verilog-HDLの文法 （２）Verilog-HDL設計方法 ２．テストフィクスチャ作成とシミュレーション （１）データタイプと各種演算子 （２）テストフィクスチャ作成方法 （３）シミュレーション ３．サブルーチンと階層構造 （１）階層構造の仕組み （２）サブルーチン作成方法と論理合成 （３）４桁カウンタの設計実習 ４．総合実習 （１）Up／Downストップウォッチ回路 （２）表示用回路 【前提知識等】 「デジタル回路設計技術」を受講された方 【使用機器】 評価ボード（FPGA：Xilinx）、シミュレータ（ISE Simulator）、開発環境ソフト（ISE） |
||||
お申込方法につきましては、こちらをご覧ください。
コース空き状況につきましては、こちらをご覧ください。
PDF版のガイドは、こちらをご覧ください。（該当ページにジャンプします。）